Diferencia entre revisiones de «SDRAM»
Contenido eliminado Contenido añadido
m Eliminando la Categoría:Memorias informáticas; Añadiendo la Categoría:SDRAM mediante HotCat |
m Bot: sintaxis de los enlaces y cambios menores |
||
Línea 11:
=== Uso ===
Las memorias SDRAM son ampliamente utilizadas en los ordenadores, desde la original [[SDR SDRAM]] y las posteriores [[DDR SDRAM|DDR]], [[DDR2 SDRAM|DDR2]], [[DDR3 SDRAM|DDR3]] y [[DDR4 SDRAM|DDR4]]. Las memorias SDRAM también están disponible en variedades registradas, para sistemas que requieren una mayor escalabilidad, como [[servidores]] y [[estaciones de trabajo]].
=== Características ===
Línea 211:
DDR4 es el sucesor de DDR3, revelado en el foro de desarrollo Intel en 2008, y su lanzamiento es inminente 2012. Se espera que DDR4 alcance el mercado masivo sobre el 2015, lo que es comparable a los cinco años que llevó la transición de DDR2 a DDR3.
Se espera que los nuevos chips tengan una alimentación de 1,2 [[Voltio|V]] o menos,<ref>[http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html Looking forward to DDR4]</ref><ref>[http://www.heise-online.co.uk/news/IDF-DDR4-the-successor-to-DDR3-memory--/111367 DDR3 successor]</ref> contra los 1,5 V de DDR3, y tasas de datos de hasta 2 GB/s. Se espera que inicialmente tengan frecuencias de bus de 2133 MHz, pero con potencial estimado de llegar hasta los 4266 MHz<ref>{{cita web|url=http://www.xbitlabs.com/news/memory/display/20100816124343_Next_Generation_DDR4_Memory_to_Reach_4_266GHz_Report.html|título=Next-Generation DDR4 Memory to Reach 4.266GHz - Report|fecha=16 de agosto de 2010|editorial=Xbitlabs.com|fechaacceso=3 de enero de 2011|urlarchivo=https://web.archive.org/web/20101219085440/http://www.xbitlabs.com/news/memory/display/20100816124343_Next_Generation_DDR4_Memory_to_Reach_4_266GHz_Report.html|fechaarchivo=19 de diciembre de 2010}}</ref> y bajar el voltaje hasta
Al contrario que en los anteriores desarrollos, DDR4 no incrementará en ancho de las lecturas, que seguirá siendo de 8 bytes como en DDR3,<ref name="jedec_ddr3_ddr4">{{Cita noticia |url=http://www.jedec.org/news/pressreleases/jedec-announces-key-attributes-upcoming-ddr4-standard |título=JEDEC Announces Key Attributes of Upcoming DDR4 Standard |editorial=[[JEDEC]] |fecha=22 de agosto de 2011 |fechaacceso=6 de enero de 2011}}</ref> sino que intercalará lecturas en diferentes bancos para alcanzar las velocidades de bus deseadas.
Línea 229:
| [[DDR3 SDRAM|DDR3]] ||Acceso mínimo: 8 palabras<br /> {{nowrap|V<sub>cc</sub> = 1,5 V}}<br />Señal: SSTL_15 (1,5 V)<ref name="eda-dramconsumer"/><br />Reloj interno a frecuencia 1/4
|-
| [[DDR4 SDRAM|DDR4]] ||Acceso mínimo: 16 palabras<ref name="jedec_ddr3_ddr4"/><br /> {{nowrap|V<sub>cc</sub> ≤ 1,2 V}}<br />Señal: POD12 (1,2 V)
|}
| |||