Diferencia entre revisiones de «Superescalar»
Contenido eliminado Contenido añadido
Sin resumen de edición |
m Revertidos los cambios de 190.40.49.28 a la última versión de Antipatico |
||
Línea 1:
La microarquitectura superescalar utiliza el [[paralelismo de
*lectura (fetch)
*decodificación (decode)
Línea 9 ⟶ 10:
*finalización (retirement)
En un procesador superescalar, el procesador maneja más de una instrucción en cada etapa. El número máximo de instrucciones en una etapa concreta del pipeline se denomina [[grado]], así un procesador superescalar de grado 4 en lectura (fetch) es capaz de leer
Un procesador superescalar suele tener unidades funcionales independientes de los tipos siguientes :
Línea 75 ⟶ 68:
[[pt:Superescalar]]
[[ru:Суперскалярность]]
[[zh:超純量]]
|