Diferencia entre revisiones de «LPDDR»

140 bytes eliminados ,  hace 2 meses
m
Referencia editada con ProveIt
Etiqueta: editor de código 2017
m (Referencia editada con ProveIt)
Etiquetas: editor de código 2017 ProveIt
La DDR original de bajo consumo (a veces llamada de forma retroactiva '''LPDDR1''') es una forma ligeramente modificada de [[DDR SDRAM]], con varios cambios para reducir el consumo total de energía.
 
Lo más significativo es que la tensión de alimentación se reduce de 2,5 a 1,8&nbsp;V. Los ahorros adicionales provienen de la actualización con compensación de temperatura (la DRAM requiere una actualización con menos frecuencia a bajas temperaturas), la actualización automática del arreglo parcial y un modo de "apagado profundo" que sacrifica todos los contenidos de la memoria. Además, los chips son más pequeños y utilizan menos espacio en la placa que sus equivalentes no móviles. [[Samsung]] y [[Micron Technology|Micron]] son dos de los principales proveedores de esta tecnología, que se utiliza en dispositivos de tableta y teléfono como el [[iPhone 3GS]], iPad original, [[Samsung Galaxy Tab|Samsung Galaxy Tab 7.0]] y Motorola Droid X.<ref>[http{{Cita web |url=https://www.anandtech.com/show/4062/samsung-galaxy-tab-the-anandtech-review Anandtech |título=Samsung Galaxy Tab - The AnandTech Review], 23|fechaacceso=2021-01-25 December|apellido=Gowri 2010|nombre=Vivek |sitioweb=www.anandtech.com}}</ref>
 
=== LP-DDR2 ===
Trabajando en 1.2&nbsp;V, LPDDR2 multiplexa las líneas de control y dirección en un bus CA de doble velocidad de datos de 10 bits. Los comandos son similares a [[SDRAM|los de SDRAM normal]], excepto por la reasignación de los códigos de operación de precarga y terminación en ráfaga:
{| class="wikitable" style="text-align:center; border-width:0px;"
|+Codificación de comandos LPDDR2/LPDDR3
|+Codificación de comandos LPDDR2/LPDDR3<ref name="lpddr2">{{Obra citada|título=JEDEC Standard: Low Power Double Data Rate 2 (LPDDR2)|url=http://www.jedec.org/sites/default/files/docs/JESD209-2B.pdf|fechaacceso=2010-12-30|fecha=February 2010|editorial=JEDEC Solid State Technology Association}}</ref>
!CK
| rowspan="27" style="border-width:0px; background-color:#FFF;" |
 
=== LP-DDR3 ===
En mayo de 2012, [[Joint Electron Device Engineering Council|JEDEC]] publicó el estándar de dispositivo de memoria de bajo consumo JESD209-3. <ref name="lpddr3">{{Cita web|url=httpshttp://www.jedec.org/sitesnews/defaultpressreleases/files/docs/JESD209jedec-3.pdfannounces-publication-lpddr3-standard-low-power-memory-devices|título=JEDEC Announces Publication of LPDDR3 Standard for Low Power DoubleMemory DataDevices|fechaacceso=10 RateMarch 32015|sitioweb=jedec.org}}</ref> En comparación con LPDDR2, LPDDR3 ofrece una mayor velocidad de datos, mayor ancho de banda y eficiencia energética, y mayor densidad de memoria. LPDDR3 alcanza una velocidad de datos de 1600&nbsp;MT/s y utiliza nuevas tecnologías clave: nivelación de escritura y entrenamiento de comando/dirección, terminación opcional en la matriz (ODT) y capacitancia de E/S baja. LPDDR3 es compatible con los tipos de empaquetado en paquete (PoP) y discretos.
(LPDDR3)|sitioweb=jedec.org|suscripción=sí}}</ref> <ref>{{Cita web|url=http://www.jedec.org/news/pressreleases/jedec-announces-publication-lpddr3-standard-low-power-memory-devices|título=JEDEC Announces Publication of LPDDR3 Standard for Low Power Memory Devices|fechaacceso=10 March 2015|sitioweb=jedec.org}}</ref> En comparación con LPDDR2, LPDDR3 ofrece una mayor velocidad de datos, mayor ancho de banda y eficiencia energética, y mayor densidad de memoria. LPDDR3 alcanza una velocidad de datos de 1600&nbsp;MT/s y utiliza nuevas tecnologías clave: nivelación de escritura y entrenamiento de comando/dirección, terminación opcional en la matriz (ODT) y capacitancia de E/S baja. LPDDR3 es compatible con los tipos de empaquetado en paquete (PoP) y discretos.
 
La codificación de comandos es idéntica a LPDDR2, utilizando un bus CA de velocidad de datos doble de 10 bits. <ref name="lpddr3">{{CitaSin web|url=https://www.jedec.org/sites/default/files/docs/JESD209-3.pdf|título=Lowembargo, Powerel Doubleestándar Datasolo Rateespecifica 3precarga DRAM 8''n'' no incluye los comandos de memoria flash.
(LPDDR3)|sitioweb=jedec.org|suscripción=sí}}</ref> Sin embargo, el estándar solo especifica precarga DRAM 8''n'' no incluye los comandos de memoria flash.
 
Los productos que utilizan LPDDR3 incluyen MacBook Air 2013, [[IPhone 5s|iPhone 5S]], [[iPhone 6]], [[Nexus 10]], [[Samsung Galaxy S4]] (GT-I9500) y Microsoft Surface Pro 3. LPDDR3 se generalizó en 2013, con 800&nbsp;MHz DDR (1600&nbsp;MT/s), que ofrece un ancho de banda comparable a la [[SO-DIMM|memoria SO_DIMM]] PC3-12800 en 2011 (12,8&nbsp;GB/s de ancho de banda).<ref>[{{Cita web |url=http://wwwdx.brightsideofnewsdoi.comorg/news10.1108/mi.2012/6/27/samsung-lpddr3-high-performance-memory-enables-amazing-mobile-devices-in-20132c-2014.aspx21829cab.010 Samsung|título=Cadence LPDDR3delivers Highhigh-Performanceperformance, Memorylow-power Enablesdesign AmazingIP Mobilesupporting DevicesLPDDR3 inmemory 2013,standard 2014]|fechaacceso=2021-01-25 |fecha=2012-07-27 Bright|sitioweb=Microelectronics SideInternational of News|doi=10.1108/mi.2012.21829cab.010}}</ref> Para lograr este ancho de banda, el controlador debe implementar la memoria de doble canal. Por ejemplo, este es el caso del Exynos 5 Dual<ref>{{Cita web|url=http://www.samsung.com/global/business/semiconductor/minisite/Exynos/products5dual.html|título=Samsung Exynos|fechaacceso=10 March 2015|sitioweb=samsung.com}}</ref> y del 5 Octa.<ref>[http{{Cita web |url=https://www.eetimes.com/document.asp?doc_id=1280297samsung-reveals-eight-core-mobile-processor |título=Samsung reveals eight-core mobile processor] on EEtimes}}</ref>
 
Una versión "mejorada" de la especificación llamada LPDDR3e aumenta la velocidad de datos a 2133&nbsp;MT/s. [[Samsung Electronics]] presentó los primeros&nbsp;módulos LPDDR3 a 20 nm capaces de transmitir datos a hasta 2133&nbsp;MT/s, más del doble del rendimiento del LPDDR2 anterior, que solo es capaz de 800&nbsp;MT/s.<ref>[http{{Cita web |url=https://www.businesswire.com/news/home/20130429006782/en/Samsung-Now-Producing-Four-Gigabit-LPDDR3-Mobile-DRAM-Using-20nm-classSamsungclass*-Process-Technology |título=Samsung Now Producing Four Gigabit LPDDR3 Mobile DRAM, Using 20nm-class* Process Technology], Businesswire|fechaacceso=2021-01-25 |fecha=2013-04-30 |sitioweb=www.businesswire.com |idioma=en}}</ref> [[System on a chip|SoC]] de varios fabricantes también admiten RAM LPDDR3 a 800&nbsp;MHz de forma nativa. Entre ellos se incluyen los [[Snapdragon]] 600 y 800,<ref>[http{{Cita web |url=https://www.qualcomm.com/medianews/blogonq/2013/01/07/snapdragon-800-series-and-600-processors-unveiled |título=Snapdragon 800 Series and 600 Processors Unveiled ],|fechaacceso=2021-01-25 |fecha=2013-01-07 |sitioweb=Qualcomm |idioma=en}}</ref> así como algunos SoC de las series [[Exynos]] y [[Allwinner Technology|Allwinner]].
 
=== LP-DDR4 ===
El 14 de marzo de 2012, JEDEC organizó una conferencia para explorar cómo los requisitos futuros de los dispositivos móviles impulsarán los próximos estándares como LPDDR4.<ref>{{Cita web|url=http://www.jedec.org/news/pressreleases/jedec-focus-mobile-technology-upcoming-conference|título=JEDEC to Focus on Mobile Technology in Upcoming Conference|fechaacceso=10 March 2015|sitioweb=jedec.org}}</ref> El 30 de diciembre de 2013, Samsung anunció que había desarrollado el primer LPDDR4 de clase 8 gibibit (1 GiB) de 20 nm capaz de transmitir datos a 3200 MT/s, lo que proporciona un rendimiento un 50 por ciento más alto que el LPDDR3 más rápido y consume alrededor de un 40 por ciento menos de energía a 1,1 voltios.<ref>{{Cita web|url=http://global.samsungtomorrow.com/?p=31752|título=Samsung Develops Industry’s First 8Gb LPDDR4 Mobile DRAM|fechaacceso=10 March 2015|sitioweb=Samsung Tomorrow|editorial=Samsung Electronics|tipo=Official Blog}}</ref> <ref>{{Cita publicación |url=http://www.softnology.biz/pdf/JESD79-4_DDR4_SDRAM.pdf |título=JESD79-4 - DDR4 SDRAM Standard|publicación=[[JEDEC]] |fecha-publicación=septiembre de 2012}}</ref>
 
El 25 de agosto de 2014, [[Joint Electron Device Engineering Council|JEDEC]] publicó el estándar de dispositivo de memoria de bajo consumo JESD209-4.<ref name="lpddr4">{{Cita web|url=http://www.jedec.org/sites/default/files/docs/JESD209-4.pdf|título=Low Power Double Data Rate 4 (LPDDR4)|sitioweb=jedec.org|formato=PDF|suscripción=sí}}</ref><ref>[http{{Cita web |url=https://www.jedec.org/news/pressreleases/jedec-releases-lpddr4-standard-low-power-memory-devices ‘JEDEC|título=JEDEC Releases LPDDR4 Standard for Low Power Memory Devices’],Devices JEDEC|fechaacceso=2021-01-25 Solid State Technology Association|sitioweb=www.jedec.org |JEDEC}}</ref>
 
Los cambios importantes incluyen:
24 101

ediciones