Diferencia entre revisiones de «Acceso directo a memoria»

m (Bot: Moviendo 29 enlaces interlingüisticos a d:Q210813 en Wikidata)
# El DMAC libera el bus y desactiva la línea de petición de DMA.
# El DMAC compara WC con 0:
# Si WC > 0, se repite desde el paso 2.
 
# Si WC = 0, el DMAC se detiene y envía una petición de interrupción al procesador.
<pre>
Si WC > 0, se repite desde el paso 2.
Si WC = 0, el DMAC se detiene y envía una petición de interrupción al procesador.
</pre>
 
== Motor de acceso directo a memoria ==
Usuario anónimo