Diferencia entre revisiones de «Arquitectura de Bus Simple»
Contenido eliminado Contenido añadido
Sin resumen de edición |
Completando info y agregando imágenes |
||
Línea 13:
== Descripción ==
[[Archivo:Master code example.png|miniaturadeimagen|derecha|Interfaz del Núcleo IP Address Space de la SBA]]
[[Archivo:Interfaz Maestro.png|miniaturadeimagen|izquierda|Interfaz del Núcleo IP Maestro de la SBA]]
[[Archivo:Interfaz Esclavo.png|miniaturadeimagen|izquierda|Interfaz del Núcleo IP Address Space de la SBA]]
[[Archivo:Interfaz Address Space.png|miniaturadeimagen|izquierda|Interfaz del Núcleo IP Address Space de la SBA]]
La Arquitectura de Bus Simple (SBA) es, en cierta forma, una aplicación y derivación simplificada de la especificación Wishbone, por lo mismo, toma de ella muchas de sus reglas de diseño mientras sacrifica la versatilidad con la finalidad de conseguir un conjunto reducido de señales y simplificar las transacciones del bus. Mientras que Wishbone determina las reglas de interfaz tratando de ser general al definir las conexiones y no establece ninguna condición respecto al funcionamiento de los núcleos IP que componen su sistema, la SBA puntualiza no sólo la interfaz de conexión sino también la manera en que se organiza el sistema, se accede a los datos, se consultan estados y registros proveyendo de algunas plantillas que permitan rápidamente establecer un SoC e inclusive la estructura básica y funcional de un núcleo IP maestro que funcionando como una máquina de estado compleja genera y permite administrar el flujo de datos, organizando el funcionamiento del resto del sistema. La SBA también provee de algunas herramientas de software (scripts) que permite la fácil generación de código para el controlador maestro.
Línea 20 ⟶ 25:
La SBA no pretende entrar en competencia o ser un reemplazo del Wishbone sino que es una aplicación y simplificación del mismo, estableciendo además de las reglas de interconexión, núcleos IP con tareas definidas y diseños predefinidos que permiten una rápida implementación de un sistema partiendo de una plantilla organizada. Muchos de los núcleos IP Wishbone pueden adaptarse a la SBA casi sin modificación siempre que solo hagan uso de transacciones simples de bus. La SBA define tres tipos de núcleos IP, Maestros, Esclavos y Auxiliares.
Los núcleos IP Maestros
Esclavos, son los núcleos IP que proveen algún tipo de funcionalidad específica, desde el procesamiento de datos hasta servir de adaptadores entre el SoC y los dispositivos externos al chip, en un sistema con múltiples esclavos, cada uno tiene establecido una porción del mapa de direcciones.
Los núcleos auxiliares ayudan al maestro en las tareas de administración del bus y de las señales de control, forman parte de esta categoría el decodificador de direcciones denominado AddrSpace, en donde se encuentra la posición de cada esclavo dentro del mapa de direcciones y se encarga de generar las señales de habilitación, el SysCon (similar a Wishbone) es un núcleo opcional que tiene por misión producir y controlar el reloj del sistema y sincronizar la señal de inicialización (reset) que podría provenir una fuente externa asíncrona de forma que asegure una duración de al menos un ciclo adicional a la estabilización del reloj y de la fuente de energía, su uso cobra mayor sentido cuando los diseños usan PLL, etc.
| |||