Diferencia entre revisiones de «Latencia CAS»

21 bytes añadidos ,  hace 6 años
Wikienlace
mSin resumen de edición
(Wikienlace)
'''CAS''' es un acrónimo para '''Column Address Strobe''' o '''Column Address Select'''. Se refiere a la posición de la columna de memoria física en una matriz (constituida por columnas y filas) de condensadores usados en módulos de memoria dinámica de acceso aleatorio ([[DRAM]]). Así, la latencia CAS (CL) es el tiempo (en número de ciclos de reloj) que transcurre entre que el controlador de memoria envía una petición para leer una posición de memoria y el momento en que los datos son enviados a los pines de salida del módulo.
 
Los datos son almacenados en [[Celda de memoria|celdas de memoria]] individuales, cada uno identificado de manera única por banco de memoria, fila y columna. Para tener acceso al DRAM, los controladores primero seleccionan el banco de memoria, luego una fila (usando el RAS), luego una columna (usando el CAS) y finalmente solicitan leer los datos de la posición física de la celda de memoria. La latencia CAS es el número de ciclos de reloj que transcurren desde que la petición de datos es enviada hasta que los datos son transmitidos desde el módulo.
 
Al seleccionar una tarjeta de memoria RAM, cuanto menor sea la latencia CAS (dada la misma velocidad de reloj), mejor será el rendimiento del sistema. La RAM DDR debería tener una latencia CAS de aproximadamente 3 u, óptimamente, 2 (y más recientemente tan bajo como 1,5). La RAM DDR2 puede tener latencias en los límites de 3 a 5.