Graphics Core Next

Graphics Core Next (GCN) es el nombre en clave tanto para una serie de microarquitecturas como para un conjunto de instrucciones. GCN fue desarrollado por AMD para sus GPU como el sucesor del conjunto de microarquitectura / instrucción TeraScale. El primer producto con GCN se lanzó el 9 de enero de 2012.

Graphics Core Next
Información
Tipo Microarquitectura Ver y modificar los datos en Wikidata
Cronología
Graphics Core Next
RDNA (microarquitectura) Ver y modificar los datos en Wikidata

GCN es una microarquitectura RISC SIMD (o más bien SIMT) que contrasta con la arquitectura VLIW SIMD de TeraScale. GCN requiere considerablemente más transistores que TeraScale, pero ofrece ventajas para el cálculo de GPGPU. Hace que el compilador sea más simple y también debería conducir a una mejor utilización.

Los chips gráficos GCN se fabrican con CMOS a 28 nm y con FinFET a 14 nm (por Samsung Electronics y GlobalFoundries) y 7 nm (por TSMC), disponibles en modelos seleccionados en Radeon HD 7000, HD 8000, 200, 300, 400 , Series 500 y Vega de tarjetas gráficas AMD Radeon, incluida la Radeon VII lanzada por separado. GCN también se utiliza en la parte de gráficos de las unidades de procesamiento acelerado (APU) de AMD, como en las APU PlayStation 4 y Xbox One. Graphics Core Next 5

AMD Graphics Core Next 5Editar

Fecha de lanzamiento junio de 2017; Hace 2 años

AMD comenzó a publicar detalles de su próxima generación de Arquitectura GCN, denominada 'Unidad de cómputo de próxima generación', en enero de 2017. Se esperaba que el nuevo diseño aumentara las instrucciones por reloj, velocidades de reloj más altas, soporte para HBM2, un mayor espacio de direcciones de memoria. Los conjuntos de chips de gráficos discretos también incluyen "HBCC (controlador de caché de alto ancho de banda)", pero no cuando se integran en las APU. Además, se esperaba que los nuevos chips incluyeran mejoras en las unidades de salida de Rasterización y Render. Los procesadores de flujo están muy modificados de las generaciones anteriores para admitir la tecnología matemática Rapid Pack Math para números de 8 bits, 16 bits y 32 bits. Con esto, existe una ventaja de rendimiento significativa cuando se acepta una precisión más baja (por ejemplo: procesar dos números de media precisión a la misma velocidad que un solo número de precisión).

Nvidia introdujo la rasterización basada en mosaicos y el binning con Maxwell, y esta fue una gran razón para el aumento de la eficiencia de Maxwell. En enero, AnandTech asumió que Vega finalmente se pondría al día con Nvidia con respecto a las optimizaciones de eficiencia energética debido al nuevo "DSBR (Draw Stream Binning Rasterizer)" que se presentará con Vega.

También agregó soporte para una nueva etapa de sombreadores: primitivos sombreadores. Los sombreadores primitivos proporcionan un procesamiento de geometría más flexible y reemplazan los vértices y sombreadores de geometría en una tubería de renderizado. A partir de diciembre de 2018, los sombreadores primitivos no se pueden usar porque los cambios de API necesarios aún no se han realizado.

Vega 10 y Vega 12 utilizan el proceso FinFET de 14 nm, desarrollado por Samsung Electronics y con licencia de GlobalFoundries. Vega 20 utiliza el proceso FinFET de 7 nm desarrollado por TSMC.