Diferencia entre revisiones de «Reduced instruction set computing»

[[Archivo:DEC Alpha 21-35023-13 J40793-28 top.jpg|thumb|DEC Alpha AXP 21064, un [[microprocesador]] RISC]]

 

 

# [[Instrucción|Instrucciones]] de tamaño fijo y presentadas en un reducido número de formatos.

# Sólo las instrucciones de carga y almacenamiento acceden a la memoria por datos.

Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. [[PowerPC]], [[DEC Alpha]], [[MIPS (procesador)|MIPS]], [[ARM]], ... son ejemplos de algunos de ellos.

 

 

La idea fue inspirada por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la [[Memoria de computadora|memoria]] de la [[computadora]] que accedía era cada vez más alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria.

== Filosofía de diseño antes de RISC ==

Uno de los principios básicos de diseño para todos los procesadores es añadir velocidad al proveerles alguna memoria muy rápida para almacenar información temporalmente, estas memorias son conocidas como [[registro]]s. Por ejemplo, casi cada CPU incluye una orden para sumar dos números. La operación básica de un CPU sería cargar esos dos números en los registros, sumarlos y almacenar el resultado en otro registro, finalmente, tomar el resultado del último registro y devolverlo a la memoria principal.

 

Como resultado de esto, muchos diseños de CPU limitan el uso de registros de alguna u otra manera. Algunos incluyen pocos registros, aunque esto limita su velocidad. Otros dedican sus registros a tareas específicas para reducir la complejidad; por ejemplo, un registro podría ser cap

Sin embargo RISC también tenía sus desventajas. Debido a que una serie de instrucciones son necesarias para completar incluso las tareas más sencillas, el número total de instrucciones para la lectura de la memoria es más grande, y por lo tanto lleva más tiempo. Al mismo tiempo no estaba claro dónde habría o no una ganancia neta en el desempeño debido a esta limitación, y hubo una batalla casi continua en el mundo de la prensa y del diseño sobre los conceptos de RISC.

 

Mientras la filosofía de diseño RISC se estaba formando, nuevas ideas comenzaban a surgir con un único fin: incrementar drásticamente el rendimiento de la CPU.

 

 

== Características ==

En pocas palabras esto significa que para cualquier nivel de desempeño dado, un chip RISC típicamente tendrá menos transistores dedicados a la lógica principal. Esto permite a los diseñadores una flexibilidad considerable; así pueden, por ejemplo:

 

 

== Primeros diseños RISC ==

[[Archivo:Control Data 6600 mainframe.jpg|thumb|right|200px|Una consola del ''CDC 6600'' [[mainframe]] system]]

 

 

== RISC moderno ==

La investigación de Berkeley no fue comercializada directamente, pero el diseño RISC-II fue utilizado por [[Sun Microsystems]] para desarrollar el [[SPARC]], por [[Pyramid Technology]] para desarrollar sus máquinas de multiprocesador de rango medio, y por casi todas las compañías unos años más tarde. Fue el uso de RISC por el chip de SUN en las nuevas máquinas el que demostró que los beneficios de RISC eran reales, y sus máquinas rápidamente desplazaron a la competencia y esencialmente se apoderaron de todo el mercado de [[estación de trabajo|estaciones de trabajo]].

 

 

== Véase también ==

 

== Enlaces externos ==

 

[[Categoría:Arquitectura de computadoras]]

[[Categoría:Unidad central de procesamiento]]

 

[[ar:مجموعة تعليمات بنية الحاسب]]