Diferencia entre revisiones de «Memoria de acceso aleatorio»
Contenido eliminado Contenido añadido
m Revertidos los cambios de 81.38.218.89 (disc.) a la última edición de Poco a poco |
|||
Línea 105:
{{AP|DDR SDRAM}}
Memoria síncrona, envía los datos dos veces por cada ciclo de reloj. De este modo trabaja al doble de velocidad del bus del sistema, sin necesidad de aumentar la frecuencia de reloj. Se presenta en módulos [[DIMM]] de 184 contactos.
=== DDR2 SDRAM ===
| |||