Revisión del 22:08 10 mar 2013 editar Legobot (discusión · contribs.) 66 453 ediciones m Moviendo 17 enlace(s) interlingüístico(s), ahora proporcionado(s) por Wikidata en la página d:q1045706. ← Ir a diferencia anterior		Revisión del 11:54 10 mar 2014 editar deshacer 192.100.130.7 (discusión) →‎Historia Ir a siguiente diferencia →
Línea 39: == Historia == La [[CDC 6600]] de [[Seymour Cray]], construida en [[1965]], es la primera arquitectura superescalar, siendo llevado el concepto a las microcomputadoras en las CPUs [[RISC]]. Esta posibilidad venía dada por la ~~simpleza~~sencillez de los núcleos RISC, permitiendo meter más unidades de ejecución en un mismo chip. Esta fue una de las razones de la rapidez de los sistemas [[RISC]] frente a los más antiguos [[CISC]] durante las décadas de los 80 y los 90, pero a medida que los procesos de fabricación mejoraron y se pudieron meter más y más transistores en el mismo chip, hasta diseños complejos como el [[IA-32]] pudieron ser superescalares. La inmensa mayoría de las CPUs desarrolladas desde [[1998]] son superescalares. Llegados a un punto en que la mejora sustancial de la unidad de control y despachamiento parece imposible, ya no parece que los diseños superescalares puedan dar más de sí. Una de las posibles soluciones es trasladar la lógica de despachamiento desde el chip hasta el [[compilador]], que puede invertir mucho más tiempo en tomar las mejores decisiones posibles, ya que no tiene que operar en tiempo real como tenía que hacer el hardware de despachamiento. Este es el principio básico de los procesadores [[VLIW]] (''Very Long Instruction Word''), donde el paralelismo es explicitado por el formato de instrucción, también conocidos como ''superescalares estáticos''.

Diferencia entre revisiones de «Superescalar»