Puma (microarquitectura)
La Familia Puma (16h segunda generación) es una microarquitectura de bajo consumo diseñada por AMD para sus APU. Es el sucesor de Jaguar como una versión de segunda generación, apunta al mismo mercado, y pertenece a la misma familia de arquitectura AMD 16h. La línea de procesadores Beema está dirigida a notebooks de bajo consumo, y Mullins apuntan al sector de las tabletas.
| Puma (Familia 16h segunda generación) | ||
|---|---|---|
| Información | ||
| Tipo | Microarquitectura | |
| Fabricante | ||
| Fecha de lanzamiento | Mediados de 2014 | |
| Descontinuación | presente | |
| Datos técnicos | ||
| Frecuencia de reloj de CPU | 1.35 — 2.5 | |
| Longitud del canal MOSFET | 28 nm | |
| Conjunto de instrucciones | AMD64 (x86-64) | |
| Número de núcleos | 2–4 | |
| Caché L1 | 64 KB por núcleo[1] | |
| Caché L2 | 1 MB to 2 MB compartida | |
| Núcleos | ||
| ||
| Se conecta a | ||
| Zócalo(s) |
| |
| Marcas comerciales | ||
| Cronología | ||
| Jaguar - Familia 16h | Puma (Familia 16h segunda generación) | |
Diseño editar
Los núcleos de Puma usan la misma microarquitectura de Jaguar, y hereda su diseño:
- Ejecución fuera de orden y Ejecución especulativa, hasta 4 núcleos de CPU
- Two-way integer execution
- Two-way 128-bit wide floating-point and packed integer execution
- Integer hardware divider
- Puma no posee la característica clustered multi-thread (CMT), lo que significa que no hay "módulos"
- Puma no posee la característica Heterogeneous System Architecture o Copia cero[2]
- Instrucciones L1 de 32 KiB + 32 KiB de datos L1 cache por núcleo
- Caché L2 unificada de 1–2 MiB compartida por dos o cuatro núcleos
- Canal de controlador de memoria integrando, soportando DDR3L de 64 bit
- 3.1 mm² de área por núcleo
Instrucciones soportadas editar
Al igual que Jaguar, Puma soporta el siguiente conjunto de instrucciones: MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (instrucción Move Big-Endian), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), y AMD-V.
Mejoras sobre Jaguar editar
- Reducción de pérdidas del núcleo de la CPU del 19% a 1,2 V[3]
- 38% de reducción de pérdidas de GPU
- Reducción de 500 mW de energía del controlador de memoria
- Reducción de 200 mW de energía de la interfaz de pantalla
- Temperatura del chasis toma en cuenta turbo boost[4]
- Aumento de poder selectivo según las necesidades de la aplicación (intelligent boost)
- Soporte para ARM TrustZone a través del procesador Cortex-A5
- Soporte para memoria DDR3L-1866[5]
Puma+ editar
AMD lanza una revisión del núcleo de Puma llamado Puma+, released a revision of Puma core, Puma+, como parte de la plataforma Carrizo-L en 2015. Las diferencias en la microarquitectura de la CPU no están claras. Puma + presentó 2 o 4 núcleos hasta 2.5GHz y requirió nuevo Socket FP4.[6]
Procesadores editar
Escritorio/móvil (Beema) editar
| Familia | Modelo | Socket | CPU | GPU | TDP | Memoria | |||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| Núcleos | Frecuencia | Max. Turbo | L2 Cache | Modelo | Config. | Max. Freq. | |||||
| A8 | 6410 | Socket FT3b | 4 | 2.00 GHz | 2.4 GHz | 2 MB | Radeon R5 | 128:?:? | 800 MHz | 15 W | DDR3L-1866 |
| A6 | 6310 | 1.80 GHz | Radeon R4 | 800 MHz | |||||||
| A4 | 6250J | 2.00 GHz | Radeon R3 | 600 MHz | 25 W | DDR3L-1600 | |||||
| A4 | 6210 | 1.80 GHz | Radeon R3 | 600 MHz | 15 W | ||||||
| E2 | 6110 | 1.50 GHz | Radeon R2 | 500 MHz | |||||||
| E1 | 6010 | 2 | 1.35 GHz | 1 MB | 350 MHz | 10 W | DDR3L-1333 | ||||
Tablet (Mullins) editar
| Familia | Modelo | CPU | GPU | Power | Memoria | ||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| Núcleos | Frecuencia | Max. Turbo | L2 Cache | Modelo | Config. | Max. Freq. | TDP | SDP | |||
| A10 Micro | 6700T | 4 | 1.2 GHz | 2.2 GHz | 2 MB | Radeon R6 | 128:?:? | 500 MHz | 4.5 W | 2.8 W | DDR3L-1333 |
| A6 Micro | 6500T | 1.8 GHz | Radeon R4 | 401 MHz | |||||||
| A4 Micro | 6400T | 1.0 GHz | 1.6 GHz | Radeon R3 | 350 MHz | ||||||
| E1 Micro | 6200T | 2 | 1.4 GHz | 1 MB | Radeon R2 | 300 MHz | 3.95 W | DDR3L-1066 | |||
Referencias editar
- ↑ «Software Optimization Guide for Family 16h Processors». AMD. Consultado el 3 de agosto de 2013.
- ↑ «AMD launches new Beema, Mullins SoCs». ExtremeTech. 29 de abril de 2014. Consultado el 2 de mayo de 2014.
- ↑ Shimpi, Anand. «AMD Beema/Mullins Architecture & Performance Preview». AnandTech. Consultado el 29 de abril de 2014.
- ↑ Shimpi, Anand. «New Turbo Boost, The Lineup and Trustzone». AnandTech. Consultado el 29 de abril de 2014.
- ↑ Woligroski, Don. «Meet The Mullins And Beema Tablet APUs». Toms Hardware. Consultado el 29 de abril de 2014.
- ↑ Cutress, Ian (12 de mayo de 2015). «AMD's Carrizo-L APU Unveiled». Anandtech. Consultado el 14 de enero de 2017.
Enlaces externos editar
- Software Optimization Guide for Family 16h Processors
- 2014 AMD Low-Power Mobile APUs
- Jaguar presentation (video) at ISSCC 2013
- Discussion initiated on RWT forums by Jeff Rupley, Chief Architect of the Jaguar core
- BKDG for Family 16h Models 00h-0Fh Processors
- Revision Guide for Family 16h Models 00h-0Fh Processors (Jaguar)
- Revision Guide for Family 16h Models 30h-3Fh Processors (Puma)
Datos: Q16801032
