Diferencia entre revisiones de «SDRAM»

Contenido eliminado Contenido añadido
Sin resumen de edición
→‎Señales de control: Ninguna fuente; un poco de corrección de sintaxis en el apartado CKE (el cual se había copiado y pegado del traductor), y todavía falta por corregir, pero no soy experto en la materia.
Línea 44:
==== Señales de control ====
Todos los comandos están programados en relación con el flanco de subida de una señal de reloj. Además del reloj, hay 6 señales de control, en su mayoría de [[baja activa]], que se muestra en el flanco de subida del reloj:
* Reloj ‘’’CKE’’’ Habilitar. Cuando esta señal es baja, el chip se comporta como si el reloj se hahubiera detenido. No comandosse soninterpretan interpretadoscomandos y los tiempos de latencia de comando no transcurrirtranscurren. El estado de las líneas de control de otros no es relevante. El efecto de esta señal es en realidad un retraso de un ciclo de reloj. Es decir, el producto actual ciclo de reloj, como de costumbre, pero el siguiente ciclo de reloj es ignorado, excepto para la prueba de nuevo la entrada de CKE. Reanudar lasLas operaciones normales se reanudan en el flanco de subida del reloj después de aquel en el que se toman muestras de CKE alta.
Dicho de otra manera, todas las operaciones de microprocesadores también se programan en relación con el flanco ascendente de un reloj de enmascarados. El reloj enmascarado es el lógico de la entrada de reloj y el estado de la señal de CKE en el flanco de subida anterior de la entrada de reloj.
* ‘’’/ CS’’’ Chip Select. Cuando esta señal es alta, el chip hace caso omiso de todas las otras entradas (excepto para CKE), y actúa como si se recibe un comando NOP.